Estudo comparativo de circuitos inversores lógicos CMOS e nMOS

ID: 
6378
Sala virtual: 
https://us02web.zoom.us/j/87165339495?pwd=czBieDFGMFZkOUV1cHNrSmRBSnVFdz09
Vídeo: 
https://peertube.td.utfpr.edu.br/videos/watch/960defad-a74c-4951-81f8-507e477ae4f0
Resumo: 
Este trabalho apresenta um estudo comparativo de características estática e dinâmica deinversores lógicos CMOS e nMOS, através de simulações computacionais dos circuitos.Neste contexto, é avaliado a influência de dois parâmetros no desempenho dos inversores:capacitância de carga e frequência do sinal de entrada. Desta forma, constata-se que nocaso do inversor lógico nMOS, sua aplicação é limitada a frequências de trabalho de atédezenas de kHz, pelo fato do circuito auxiliar para chaveamento dos MOSFETs ter tempo deatraso cerca de três ordens de magnitude maior do que os tempos de transição de estadodos nMOSFETs.
Autor(es): 
Thiago
Roberto
Machado
Universidade Tecnológica Federal do Paraná, Toledo, Paraná, Brasil
thiagomachado376@gmail.com
Alberto
Vinicius de
Oliveira
Universidade Tecnológica Federal do Paraná, Toledo, Paraná, Brasil
avdo@utfpr.edu.br
Modalidade: 
Engenharia Elétrica
Data: 
24/11/2020
Hora: 
22:00